



第3章 存储系统II

- DRAM存储器
- 多模块交叉存储器





3.3 DRAM存储器



动态存储器DRAM

一个静态存储单元由**六只晶体管**组成，显然，在同等半导体工艺的条件下，减少每个存储单元的晶体管数量可以提高芯片的存储容量。


DRAM (Dynamic RAM) 是靠MOS管中栅极电容是否存储电荷来表示信息的。但由于漏电阻的存在，所存储的电荷会逐渐泄漏，故需要周期充电以维持存储内容不丢失（称为**动态刷新**）。DRAM需要设置**刷新**电路，相应外围电路较复杂。

- 四管动态存储单元
- 单管动态存储单元



四管动态存储单元


- 利用T1、T2栅极电容存储信息
- T1、T2为工作管
- T5~T8为控制管或开门管



写操作

- 行选高电平
 - ◆ T5、T6导通
- 列选高电平
 - ◆ T7、T8导通
- C2充电、T2导通、T1截止


C2中的电荷可以存储一段时间 (2ms)





读操作

- 已知存储“1”，T2导通、T1截止
- 预充信号使T9、T10导通，给 $C_D/\bar{C}_D$ 充电
- 行选高电平
 - ◆ T5、T6导通
 - ◆ D为“1”、 $\bar{D}$ 线为“0”
 - ◆ 读出的同时对C2充电
- 列选高电平
 - ◆ T7、T8导通
 - ◆ 读出“1”






刷新操作


- 已知存储“1”，T2导通、T1截止
- 预充信号使T9、T10导通，给 $C_D/\bar{C}_D$ 充电
- 行选正脉冲
 - ◆ T5、T6导通
 - ◆ $C_D/\bar{C}_D$ 线对C1/C2进行刷新

注意：刷新操作是对
该行所有的存储单元
同时进行的！






写操作



(a) 写 1 到存储位元




(b) 写 0 到存储位元






读、刷新操作



(c) 从存储位元读出 1



(d) 刷新存储位元的 1





DRAM vs. SRAM

DRAM


- 在主存中使用
- 较慢访问时间 **10x访问时间**
- 高密度，电容+1只晶体管/位
- 低成本 **1x成本**
- 需要刷新（周期：2 ~ 100ms）
- 读操作是破坏性的，需要写回
- **地址线分时复用**
 - ◆ 管脚是稀缺资源

SRAM


- 在caches中使用
- 较快访问时间 **1x访问时间**
- 低密度，4 ~ 6 只晶体管/位
- 高成本 **100x成本**
- 不需要刷新
- 读操作不是破坏性的
- 地址线不是分时复用



DRAM芯片的逻辑结构



(a) 管脚图




(b) 逻辑结构图

1M×4 DRAM芯片




读周期






写周期





DRAM读时序

- DRAM的访问开始于：RAS_L的下降沿
- 有2种读方式：OE_L早于或晚于CAS信号有效



早读周期: OE_L 早于 CAS_L 信号有效

晚读周期: OE_L 晚于 CAS_L 信号有效





重要参数


- t_{RAC} : 从 $\overline{\text{RAS}}$ 的下降沿到有效数据输出的最短时间
 - ◆ 即: 从 $\overline{\text{RAS}}$ 的读出时间 (读访问时间)
 - ◆ 可直接用来衡量DRAM速度
- t_{RC} : 连续的2个 $\overline{\text{RAS}}$ 的下降沿之间的最短时间
 - ◆ 即: 读/写周期
- t_{CAC} : 从 $\overline{\text{CAS}}$ 的下降沿到有效数据输出的最短时间
 - ◆ 即: 从 $\overline{\text{CAS}}$ 的读出时间
- t_{PC} : 连续的2个 $\overline{\text{CAS}}$ 的下降沿之间的最短时间
 - ◆ 即: 页模式下的读或写周期





DRAM 写时序

- DRAM 写访问开始于:RAS_L信号有效
- 两种写方式: WE_L信号早和晚于 CAS_L信号有效





DRAM的刷新

- DRAM的存储单元使用电容保存电荷的方式来存储数据
- 很多原因会导致漏电，使得DRAM单元在2~100ms内失去电荷。因此，必须周期地刷新

有两种刷新方式：

- 集中式刷新
- 分散式刷新





集中式刷新


在整个刷新间隔内，前一段时间进行读/写周期，等到需要进行刷新操作时，便暂停读/写周期，而逐行刷新整个存储器。

缺点：在刷新的这段时间里，处理器无法访问存储器，即不能执行指令，响应系统紧急事件。

例：128×128矩阵存储器

读/写周期0.5 μ s

刷新周期2ms






分散式刷新

- 例如：某DRAM有1024行，若刷新周期为8ms，则必须在8ms内把所有1024行刷新一遍。

$8000\mu\text{s} \div 1024 \approx 7.8\mu\text{s}$ ，即每隔7.8 μs 刷新一行



如何实现上述按行刷新操作？


- 1、给出欲刷新的行地址
- 2、定期启动刷新操作





1. 用 $\overline{\text{RAS}}$ 启动刷新操作


- 只用 $\overline{\text{RAS}}$ 信号来控制刷新，该方式消耗的电流小，但是需要外部刷新地址计数器





2. 先CAS后RAS启动刷新操作


- 正常读写时，先送RAS信号，再送CAS信号；如果先送CAS信号，后送RAS信号则表示进行刷新操作，在DRAM内部具有能自动加1的刷新地址计数器






DRAM控制器

- 地址多路开关：分时送出行、列地址或刷新地址
- 定时发生器：提供 $\overline{\text{RAS}}$ 、 $\overline{\text{CAS}}$ 和写信号 $\overline{\text{WR}}$
- 仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定
- 刷新定时器：根据刷新周期的时间要求，定时提供刷新请求



实例 – 鲲鹏920系列处理器



- 集成最多64×自研核
 - ◆ 指令集兼容ARMv8.2, 最高主频达3.0GHz
 - ◆ 每核集成64KB L1 I/D 缓存
 - ◆ 每核独享 512KB L2 缓存, 单芯片共享48-64MB L3缓存
- 8×DDR4控制器@2933MT/s
- 集成PCIe/SAS接口
 - ◆ 支持PCIe 4.0, 向下兼容PCIe 3.0/2.0/1.0
 - ◆ 支持x16,x8,x4,x2,x1 PCIe 4.0, 集成20 PCIe控制器
 - ◆ 支持16×SAS/SATA 3.0控制器
- 支持CCIX接口, 支持加速器的缓存一致性
-



动手做

某容量为256MB的存储器，由若干4M*8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数至少是（ ）。

A 19

B 22

C 30

D 36





存储器芯片性能改进


提高DRAM芯片访问速度的几种技术：

- 允许重复存取行缓冲区而无需增加额外的行存取时间
 - ◆ 快页模式FPM (Fast Page Mode)
 - ◆ 扩展数据输出 (EDO mode)
 - ◆ 增强DRAM (Enhanced DRAM, 或Cache DRAM)
- 增加时钟信号, 使存储器和处理器保持同步, 不需要额外指定地址能以突发方式传送多个数据
 - ◆ 同步DRAM (SDRAM), 1992年
- 在时钟的上升沿和下降沿都传输数据
 - ◆ 双倍速率DDR (Double Data Rate), 1997年
 - ◆ DDR2、DDR3、DDR4、DDR5






传统DRAM vs. 快页模式 读时序



传统DRAM每一次 $\overline{\text{RAS}}$ 、 $\overline{\text{CAS}}$ 有效，只读取一个数据。丢弃了在行缓冲区中的其他数据



快页模式允许对同一行连续地访问，直接从行缓冲区读取后续数据






增强性DRAM（也称为CDRAM）

- 在DRAM中增加了一个小容量SRAM，可以暂时保存最近访问的一行。
- 增加比较器，如果下次访问的还是该行，则直接从SRAM中读出
- 刷新该行和读SRAM可并行操作，故刷新操作与访问操作不冲突。





1M×4位EDRAM芯片结构框图





存取过程

■ 1M×4位的EDRAM芯片


- ◆ 20位地址需分2次通过芯片提供的11条地址线引脚送入内部
- ◆ 在RAS信号的控制下，先送入高11位地址，选中DRAM一行(512×4位)送至SRAM中
- ◆ 在CAS信号的控制下，将低9位地址送入，选中SRAM中某一4位组
- ◆ 下次输入的行地址先与最后读出行地址进行比较，如果相同，则只输入的列地址从SRAM中选择某一位组送出即可，节省了读取的时间
- ◆ 以SRAM保存一行内容的办法，对成块传送非常有利
- ◆ 连续变动低9位地址，会使SRAM中相应位组连续读出，被称为“突发模式”（Burst Mode）





EDRAM内存条 (1)

A23 A22		行地址 A21 A11		列地址 A10 A2		BE3~BE0
块(2位)		块内字地址 (20位)				字节允许





EDRAM内存条 (2)

- 8片容量为 $1\text{M} \times 4$ 位的EDRAM芯片组成 $1\text{M} \times 32$ 位的存储模块（即：4MB），做成小电路插件板形式
 - ◆ 所有芯片共用片选信号Sel、行选通信号RAS、刷新信号Ref和地址信号 $A_0 \sim A_{10}$ （分时输入 $A_{21} \sim A_{11}$ 和 $A_{10} \sim A_2$ ）
 - ◆ 每两片EDRAM芯片的列选通信号CAS连在一起，形成一个 $1\text{M} \times 8$ 位的片组
 - ◆ 字节允许信号BE3~BE0分别与CAS3~CAS0相连接
 - ◆ BE3、BE2、BE1、BE0有效分别选中了 $D_{31} \sim D_{24}$ 、 $D_{23} \sim D_{16}$ 、 $D_{15} \sim D_8$ 、 $D_7 \sim D_0$
 - ◆ $A_{21} \sim A_{11}$ 在块内进行行选择， $A_{10} \sim A_2$ 在块内进行列选择
 - ◆ $A_{23} \sim A_{22}$ 作为块地址，用于模块选择，经译码后与片选信号Sel相连。可选择4个这样的模块





存储器芯片性能改进


提高DRAM芯片访问速度的几种技术:

- 允许重复存取行缓冲区而无需增加另外的行存取时间
 - ◆ 快页模式FPM (Fast Page Mode)
 - ◆ 扩展数据输出 (EDO mode)
 - ◆ 增强DRAM (Enhanced DRAM, 或Cache DRAM)
- 增加时钟信号, 使存储器和处理器保持同步, 不需要额外指定地址就能以突发方式传送多个数据
 - ◆ 同步DRAM (SDRAM), 1992年
- 在时钟的上升沿和下降沿都传输数据
 - ◆ 双倍速率DDR (Double Data Rate), 1997年
 - ◆ DDR2、DDR3、DDR4、DDR5




同步DRAM (SDRAM)

- 将与CPU异步工作模式改为同步工作模式
- 多存储体 (Bank) 配置
- CPU发出ACT命令后，再发读或写命令进行访问
- 编程模式寄存器，设置突发长度 (1, 2, 4, 8等)
- 多个bank并行工作；





SDRAM读时序示意图




突发传送





SDRAM读写时序（突发方式）

Read & Write Cycle at Same Bank @Burst Length=4, $t_{RDL}=2CLK$



CL: CAS Latency
BL: Burst Length





SDRAM操作命令表

Name (Function)	CS#	RAS#	CAS#	WE#	DQM	ADDR	DQ
COMMAND INHIBIT (NOP)	H	X	X	X	X	X	X
NO OPERATION (NOP)	L	H	H	H	X	X	X
ACTIVE (select bank and activate row)	L	L	H	H	X	Bank/row	X
READ (select bank and column, and start READ burst)	L	H	L	H	L/H	Bank/col	X
WRITE (select bank and column, and start WRITE burst)	L	H	L	L	L/H	Bank/col	Valid
BURST TERMINATE	L	H	H	L	X	X	Active
PRECHARGE (Deactivate row in bank or banks)	L	L	H	L	X	Code	X
AUTO REFRESH or SELF REFRESH (enter self refresh mode)	L	L	L	H	X	X	X
LOAD MODE REGISTER	L	L	L	L	X	Op-code	X
Write enable/output enable	X	X	X	X	L	X	Active
Write inhibit/output High-Z	X	X	X	X	H	X	High-Z



内存模块的封装

- DIMM (Dual In-line Memory Module)
 - ◆ 双边接触内存模块，用于台式机和服务服务器
 - ◆ SDRAM模块为168线（84/面），包括64位数据、14位行列公用地址、RAS#、CAS#等。
 - ◆ DDR2、DDR3模块为240线；DDR4模块为288线

DDR3 SO-DIMM（笔记本用）




SDRAM DIMM




双面贴片

内存模块的实现




DDR和DDR2存储器原理



- 并行处理原理
- 存储器内核的速度并没有提升
- 存储器芯片管脚端的速度增加了



DDR SDRAM (128Mx16) 框图



理论联系实际

数据总线传输率 M/s

DDR3-1600内存模块

■ 存储器核心频率

$$1600\text{M次/s} \div 8 = 200\text{MHz}$$

■ 容量8GB

$$\text{每面容量} 4\text{GB} \Rightarrow \text{芯片容量 } 4\text{GB} \div 8 = 512\text{MB}$$

■ 内存带宽



$$1600\text{M次/s} \times 64/8\text{B} = 12800 \text{ MB/s}$$



240 pins

DRAM主存读/写正确性校验

- 为了提高DRAM存储器读写操作的正确性与可靠性，在写入 m 位数据的同时还需写入 k 位附加位，即写入的数据是经过纠错码（ECC）编码的数据



$m=64, k=8$
1位纠错或
2位检错

16GB DDR4 2400MHz ECC



3.5 并行存储器

- 多模块交叉存储器




2、多模块存储器

■ 存储器的模块化组织

- ◆ 由多个模块组成的主存储器是线性编址的
- ◆ 但各模块内地址安排有两种方式
 - 顺序方式
 - 交叉方式(Interleaving), 也称为多通道方式

8×DDR4控制器 →






顺序方式

- 设存储器容量为32字，分成四个模块M0~M3
- 访问地址按顺序分配给每一个模块
- 地址寄存器5位，其中高2位选择4个模块中的一个，低3位选择每个模块中的8个字

特点：

- 只能**串行访问**各模块，存储器的带宽受到了限制
- 某一模块出现故障时，其他模块可以照常工作
- 增加模块可扩充存储器容量






交叉方式

- 设存储器容量为32字，分成四个模块M0~M3
- 线性地址0、1、2、3依次分配给M0、M1、M2、M3，.....
- 地址寄存器5位，低2位选择模块，而高3位选择模块中的字

特点：


- 地址码的低位字段选择不同的模块，高位字段确定相应模块内的存储字
- 连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的
- 对连续字的成块传送可实现**多模块流水式并行存取**，大大提高存储器的带宽





多模块交叉存储器的基本结构


- 主存被分成4个独立、容量相同的模块M0/M1/ M2/M3
- 每个模块均有**自己的**读写控制电路、地址寄存器和数据寄存器，以相同的方式与CPU传送信息
- CPU同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息的传递





多模块交叉存储器的特点 (1)

- 对一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期 T
- CPU可以连续访问多（如：四）个模块
- 各个模块的读写过程几乎重叠，是一种存储器并行访问方式。 τ 为总线传送周期





多模块交叉存储器的特点 (2)

- 假设模块字长等于数据总线宽度，且模块存取一个字的存储周期为 T （其中包含总线传送周期 τ 的时间），存储器的交叉模块数为 m
- 那么， $m = T / \tau$ 被为**交叉存取度**，连续读取 m 个字所需的时间为 $t_1 = T + (m-1)\tau$
- 对于顺序方式存储器，连续读取 m 个字所需的时间为 $t_2 = mT$

	1	2	3	4	5	6	7	8	9	10	11	12
Bank 0	0	0	0		4	4	4					
Bank 1		1	1	1		5	5	5				
Bank 2			2	2	2		6	6	6			
Bank 3				3	3	3		7	7	7		
Bus				0	1	2	3	4	5	6	7	





例3

- 设存储器容量为32字，字长64位，模块数 $m=4$ ，分别用顺序方式和交叉方式进行组织。存储周期 $T=200\text{ns}$ ，数据总线宽度为64位，总线传送周期 $\tau=50\text{ns}$ 。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少？
- 解：顺序存储器和交叉存储器连续读出 $m=4$ 个字的信息总量都是：

$$q=64\text{位} \times 4=256\text{位}$$

顺序存储器和交叉存储器连续读出4个字所需的时间分别是：

$$t_2=mT=4 \times 200\text{ns}=800\text{ns}=8 \times 10^{-7}\text{s}$$

$$t_1=T+(m-1)\tau=200\text{ns}+3 \times 50\text{ns}=350\text{ns}=3.5 \times 10^{-7}\text{s}$$

顺序存储器和交叉存储器的带宽分别是：

$$W_2=q/t_2=256 \div (8 \times 10^{-7})=320\text{Mb/s}$$

$$W_1=q/t_1=256 \div (3.5 \times 10^{-7})=730\text{Mb/s}$$





二模块交叉存储器举例


- 数据总线的宽度为32位，地址总线宽度为24位(16MB)
- 共有8个2MB存储体，地址高3位地址用于存储体选择(字扩展)
- 每个存储体由2个模块组成。每个模块的容量为1MB($256K \times 32$ 位)，由8片 $256K \times 4$ 位的DRAM芯片组成(位扩展)，存储体的总容量为2MB($512K \times 32$ 位)
- A20~A3的18位地址用于模块中256K个存储字的选择，分为行、列地址两部分送至芯片的9位地址引脚
- A2用于模块选择，A2=0，RAS0有效，选中模块0；A2=1，RAS1有效，选中模块1。连续的32位存储字交叉分布在两个模块上，偶地址在模块0，奇地址在模块1



二模块交叉存储器举例

存储地址


$A_{23} A_{21} A_{20}$	$A_3 A_2$	$BE_{3\sim0}$
体	块内字地址	块 字节允许





无等待状态成块存取示意图

■ $m=2$






附 Main Memory Performance

- DRAM (Read/Write) Cycle Time $\gg$ DRAM (Read/Write) Access Time

◆ 2:1; why?



- DRAM (Read/Write) Cycle Time :

◆ How frequent can you initiate an access?

◆ Analogy: A little kid can only ask his father for money on Saturday

- DRAM (Read/Write) Access Time:

◆ How quickly will you get what you want once you initiate an access?

◆ Analogy: As soon as he asks, his father will give him the money

- DRAM Bandwidth Limitation analogy:


◆ What happens if he runs out of money on Wednesday?






附 Interleaving

Access Pattern without Interleaving:




Access Pattern with 4-way Interleaving:







附 Main Memory Performance



a. One-word-wide memory organization



b. Wide memory organization



c. Interleaved memory organization

- **Wide:**
 - CPU/Mux 1 word; Mux/Cache, Bus, Memory N words (Alpha: 64 bits & 256 bits)

- **Interleaved:**
 - CPU, Cache, Bus 1 word; Memory N Modules (4 Modules); example is *word interleaved*

- **Simple:**
 - CPU, Cache, Bus, Memory same width (32 bits)

